Giảng viên
TS. Lê Thái Hà
Số lượng
30
Thời gian
3 tháng
Giấy chứng nhận
Có
Lý thuyết
34 giờ
Thực hành
34 giờ
Tên khóa học: Advanced Methods in Logic Synthesis and Equivalence Checking
Mã số: LSEC
Nội dung đào tạo
- Logic Synthesis – 2 lectures
- Timing and Area Constraints – 2 lectures
- Attributes and Constraints – 5 lectures
- Introduction to Synthesis Design Constraint (SDC) – 1 lecture
- Synthesis Design Constraint (SDC) with Scripting Languages – 4 lectures
- Compile Strategies – 5 lectures
- Logic Synthesis Problem – 1 lecture
- Logic Optimization – 1 lecture
- Logic Design Components – 3 lectures
- Advanced Methods in Synthesis – 5 lectures
- Combinational and Sequential Equivalent Checking – 5 lectures
Mục đích đào tạo
- Học viên có thể Synthesis ở mức cơ bản và tiến tới mức cao cấp hơn với các bước tối ưu. Học viên có thể tiến hành kiểm tra tính tương đương.
Tài liệu tham khảo
- Static Timing Analysis for Nanometer Designs: A Practical Approach 2009th Edition
Đăng ký ngay
Họ và tên
Số điện thoại
Chương trình học
Courses
✔
{{ course }}
Lời nhắn
CHÚC MỪNG!
Bạn đã đăng ký thành công! Chúng tôi sẽ liên hệ sớm nhất ngay khi có thông tin của lớp học!